FET結構及其工作原理及詳解

MOSFET的原意是：MOS（Metal Oxide Semiconductor金屬氧化物半導體），FET（Field Effect Transistor場效應晶體管），即以金屬層（M）的柵極隔著氧化層（O）利用電場的效應來控制半導體（S）的場效應晶體管。

功率場效應晶體管也分為結型和絕緣柵型,但通常主要指絕緣柵型中的MOS型（Metal Oxide Semiconductor FET）,簡稱功率MOSFET（Power MOSFET）。結型功率場效應晶體管一般稱作靜電感應晶體管（Static Induction Transistor——SIT）。其特點是用柵極電壓來控制漏極電流，驅動電路簡單，需要的驅動功率小，開關速度快，工作頻率高，熱穩定性優于GTR， 但其電流容量小，耐壓低，一般只適用于功率不超過10kW的電力電子裝置。

2.功率FET的結構和工作原理

功率MOSFET的種類：按導電溝道可分為P溝道和N溝道。按柵極電壓幅值可分為；耗盡型；當柵極電壓為零時漏源極之間就存在導電溝道，增強型；對于N（P）溝道器件，柵極電壓大于（小于）零時才存在導電溝道，功率MOSFET主要是N溝道增強型。

2.1功率FET的結構

功率MOSFET的內部結構和電氣符號如圖1所示；其導通時只有一種極性的載流子（多子）參與導電，是單極型晶體管。導電機理與小功率mos管相同，但 結構上有較大區別，小功率MOS管是橫向導電器件，功率MOSFET大都采用垂直導電結構，又稱為VMOSFET（Vertical MOSFET），大大提高了MOSFET器件的耐壓和耐電流能力。

按垂直導電結構的差異，又分為利用V型槽實現垂直導電的VVMOSFET和具有垂直導電雙擴散MOS結構的VDMOSFET（Vertical Double-diffused MOSFET），本文主要以VDMOS器件為例進行討論。

功率MOSFET為多元集成結構，如國際整流器公司（International Rectifier）的HEXFET采用了六邊形單元；西門子公司（Siemens）的SIPMOSFET采用了正方形單元；摩托羅拉公司 （Motorola）的TMOS采用了矩形單元按“品”字形排列。

2.2功率FET的工作原理

截止：漏源極間加正電源，柵源極間電壓為零。P基區與N漂移區之間形成的PN結J1反偏，漏源極之間無電流流過。

導電：在柵源極間加正電壓UGS，柵極是絕緣的，所以不會有柵極電流流過。但柵極的正電壓會將其下面P區中的空穴推開，而將P區中的少子—電子吸引到柵極下面的P區表面

當UGS大于UT（開啟電壓或閾值電壓）時，柵極下P區表面的電子濃度將超過空穴濃度，使P型半導體反型成N型而成為反型層，該反型層形成N溝道而使PN結J1消失，漏極和源極導電。

2.3功率FET的基本特性

2.3.1靜態特性；其轉移特性和輸出特性如圖2所示。

漏極電流ID和柵源間電壓UGS的關系稱為MOSFET的轉移特性，ID較大時，ID與UGS的關系近似線性，曲線的斜率定義為跨導Gfs

MOSFET的漏極伏安特性（輸出特性）：截止區（對應于GTR的截止區）；飽和區（對應于GTR的放大區）；非飽和區（對應于GTR的飽和區）。電力 MOSFET工作在開關狀態，即在截止區和非飽和區之間來回轉換。電力MOSFET漏源極之間有寄生二極管，漏源極間加反向電壓時器件導通。電力 MOSFET的通態電阻具有正溫度系數，對器件并聯時的均流有利。

2.3.2動態特性；其測試電路和開關過程波形如圖3所示。

開通過程；開通延遲時間td(on) —up前沿時刻到uGS=UT并開始出現iD的時刻間的時間段；

上升時間tr— uGS從uT上升到MOSFET進入非飽和區的柵壓UGSP的時間段；

iD穩態值由漏極電源電壓UE和漏極負載電阻決定。UGSP的大小和iD的穩態值有關，UGS達到UGSP后，在up作用下繼續升高直至達到穩態，但iD已不變。

開通時間ton—開通延遲時間與上升時間之和。

關斷延遲時間td(off) —up下降到零起，Cin通過Rs和RG放電，uGS按指數曲線下降到UGSP時，iD開始減小為零的時間段。

下降時間tf— uGS從UGSP繼續下降起，iD減小，到uGS

關斷時間toff—關斷延遲時間和下降時間之和。

2.3.3 FET的開關速度

MOSFET的開關速度和Cin充放電有很大關系，使用者無法降低Cin， 但可降低驅動電路內阻Rs減小時間常數，加快開關速度，MOSFET只靠多子導電，不存在少子儲存效應，因而關斷過程非常迅速，開關時間在10— 100ns之間，工作頻率可達100kHz以上，是主要電力電子器件中最高的。

場控器件靜態時幾乎不需輸入電流。但在開關過程中需對輸入電容充放電，仍需一定的驅動功率。開關頻率越高，所需要的驅動功率越大。

2.4動態性能的改進

在器件應用時除了要考慮器件的電壓、電流、頻率外，還必須掌握在應用中如何保護器件，不使器件在瞬態變化中受損害。當然晶閘管是兩個雙極型晶體管的組 合，又加上因大面積帶來的大電容，所以其dv/dt能力是較為脆弱的。對di/dt來說，它還存在一個導通區的擴展問題，所以也帶來相當嚴格的限制。

功率MOSFET的情況有很大的不同。它的dv/dt及di/dt的能力常以每納秒（而不是每微秒）的能力來估量。但盡管如此，它也存在動態性能的限制。這些我們可以從功率MOSFET的基本結構來予以理解。

圖4是功率MOSFET的結構和其相應的等效電路。除了器件的幾乎每一部分存在電容以外，還必須考慮MOSFET還并聯著一個二極管。同時從某個角度 看、它還存在一個寄生晶體管。（就像IGBT也寄生著一個晶閘管一樣）。這幾個方面，是研究MOSFET動態特性很重要的因素。

首先MOSFET結構中所附帶的本征二極管具有一定的雪崩能力。通常用單次雪崩能力和重復雪崩能力來表達。當反向di/dt很大時，二極管會承受一個速 度非?？斓拿}沖尖刺，它有可能進入雪崩區，一旦超越其雪崩能力就有可能將器件損壞。作為任一種PN結二極管來說，仔細研究其動態特性是相當復雜的。它們和 我們一般理解PN結正向時導通反向時阻斷的簡單概念很不相同。當電流迅速下降時，二極管有一階段失去反向阻斷能力，即所謂反向恢復時間。PN結要求迅速導 通時，也會有一段時間并不顯示很低的電阻。在功率MOSFET中一旦二極管有正向注入，所注入的少數載流子也會增加作為多子器件的MOSFET的復雜性。

功率MOSFET的設計過程中采取措施使其中的寄生晶體管盡量不起作用。在不同代功率MOSFET中其 措施各有不同，但總的原則是使漏極下的橫向電阻RB盡量小。因為只有在漏極N區下的橫向電阻流過足夠電流為這個N區建立正偏的條件時，寄生的雙極性晶閘管 才開始發難。然而在嚴峻的動態條件下，因dv/dt通過相應電容引起的橫向電流有可能足夠大。此時這個寄生的雙極性晶體管就會起動，有可能給MOSFET 帶來損壞。所以考慮瞬態性能時對功率MOSFET器件內部的各個電容（它是dv/dt的通道）都必須予以注意。

瞬態情況是和線路情況密切相關的，這方面在應用中應給予足夠重視。對器件要有深入了解，才能有利于理解和分析相應的問題。

3.高壓FET原理與性能分析

在功率半導體器件中，MOSFET以高速、低開關損耗、低驅動損耗在各種功率變換，特別是高頻功率變換中起著重要作用。在低壓領域，MOSFET沒有競 爭對手，但隨著MOS的耐壓提高，導通電阻隨之以2.4-2.6次方增長，其增長速度使MOSFET制造者和應用者不得不以數十倍的幅度降低額定電流，以 折中額定電流、導通電阻和成本之間的矛盾。即便如此，高壓MOSFET在額定結溫下的導通電阻產生的導通壓降仍居高不下，耐壓500V以上的MOSFET 的額定結溫、額定電流條件下的導通電壓很高，耐壓800V以上的導通電壓高得驚人，導通損耗占MOSFET總損耗的2/3-4/5，使應用受到極大限制。

3.1降低高壓FET導通電阻的原理與方法
3.1.1 不同耐壓的FET的導通電阻分布

不同耐壓的MOSFET，其導通電阻中各部分電阻比例分布也不同。如耐壓30V的MOSFET，其外延層電阻僅為 總導通電阻的29%，耐壓600V的MOSFET的外延層電阻則是總導通電阻的96.5%。由此可以推斷耐壓800V的MOSFET的導通電阻將幾乎被外 延層電阻占據。欲獲得高阻斷電壓，就必須采用高電阻率的外延層，并增厚。這就是常規高壓MOSFET結構所導致的高導通電阻的根本原因。

3.1.2 降低高壓FET導通電阻的思路

增加管芯面積雖能降低導通電阻，但成本的提高所付出的代價是商業品所不允許的。引入少數載流子導電雖能降低導通壓降，但付出的代價是開關速度的降低并出現拖尾電流，開關損耗增加，失去了MOSFET的高速的優點。

以上兩種辦法不能降低高壓MOSFET的導通電阻，所剩的思路就是如何將阻斷高電壓的低摻雜、高電阻率區域和導電通道的高摻雜、低電阻率分開解決。如除 導通時低摻雜的高耐壓外延層對導通電阻只能起增大作用外并無其他用途。這樣，是否可以將導電通道以高摻雜較低電阻率實現，而在MOSFET關斷時，設法使 這個通道以某種方式夾斷，使整個器件耐壓僅取決于低摻雜的N-外延層?；谶@種思想，1988年INFINEON推出內建橫向電場耐壓為600V的 COOLMOS，使這一想法得以實現。內建橫向電場的高壓MOSFET的剖面結構及高阻斷電壓低導通電阻的示意圖如圖5所示。

與常規MOSFET結構不同，內建橫向電場的MOSFET嵌入垂直P區將垂直導電區域的N區夾在中間，使MOSFET關斷時，垂直的P與N之間建立橫向電場，并且垂直導電區域的N摻雜濃度高于其外延區N-的摻雜濃度。

當VGS＜VTH時，由于被電場反型而產生的N型導電溝道不能形成，并且D，S間加正電壓，使MOSFET內部PN結反偏形成耗盡層，并將垂直導電的N 區耗盡。這個耗盡層具有縱向高阻斷電壓，如圖5（b）所示，這時器件的耐壓取決于P與N-的耐壓。因此N-的低摻雜、高電阻率是必需的。

當CGS＞VTH時，被電場反型而產生的N型導電溝道形成。源極區的電子通過導電溝道進入被耗盡的垂直的N區中和正電荷，從而恢復被耗盡的N型特性，因此導電溝道形成。由于垂直N區具有較低的電阻率，因而導通電阻較常規MOSFET將明顯降低。

通過以上分析可以看到：阻斷電壓與導通電阻分別在不同的功能區域。將阻斷電壓與導通電阻功能分開，解決了阻斷電壓與導通電阻的矛盾，同時也將阻斷時的表面PN結轉化為掩埋PN結，在相同的N-摻雜濃度時，阻斷電壓還可進一步提高。

3.2內建橫向電場FET的主要特性
3.2.1 導通電阻的降低

INFINEON的內建橫向電場的MOSFET，耐壓600V和800V，與常規MOSFET器件相比，相同的管芯面積，導通電阻分別下 降到常規MOSFET的1/5， 1/10；相同的額定電流，導通電阻分別下降到1/2和約1/3。在額定結溫、額定電流條件下，導通電壓分別從12.6V，19.1V下降到 6.07V，7.5V；導通損耗下降到常規MOSFET的1/2和1/3。由于導通損耗的降低，發熱減少，器件相對較涼，故稱COOLMOS。

3.2.2 封裝的減小和熱阻的降低

相同額定電流的COOLMOS的管芯較常規MOSFET減小到1/3和1/4，使封裝減小兩個管殼規格。

由于COOLMOS管芯厚度僅為常規MOSFET的1/3，使TO-220封裝RTHJC從常規1℃/W降到0.6℃/W；額定功率從125W上升到208W，使管芯散熱能力提高。

2.3 開關特性的改善

COOLMOS的柵極電荷與開關參數均優于常規MOSFET，很明顯，由于QG，特別是QGD的減少，使COOLMOS的開關時間約為常 規MOSFET的1/2；開關損耗降低約50%。關斷時間的下降也與COOLMOS內部低柵極電阻(＜1Ω＝有關。

3.2.4 抗雪崩擊穿能力與SCSOA。

目前，新型的MOSFET無一例外地具有抗雪崩擊穿能力。COOLMOS同樣具有抗雪崩能力。在相同額定電流 下，COOLMOS的IAS與ID25℃相同。但由于管芯面積的減小，IAS小于常規MOSFET，而具有相同管芯面積時，IAS和EAS則均大于常規 MOSFET。

COOLMOS的最大特點之一就是它具有短路安全工作區（SCSOA），而常規MOS不具備這個特性。 COOLMOS的SCSOA的獲得主要是由于轉移特性的變化和管芯熱阻降低。COOLMOS的轉移特性如圖6所示。從圖6可以看到，當VGS＞8V 時，COOLMOS的漏極電流不再增加，呈恒流狀態。特別是在結溫升高時，恒流值下降，在最高結溫時，約為ID25℃的2倍，即正常工作電流的3-3.5 倍。在短路狀態下，漏極電流不會因柵極的15V驅動電壓而上升到不可容忍的十幾倍的ID25℃，使COOLMOS在短路時所耗散的功率限制在 350V×2ID25℃，盡可能地減少短路時管芯發熱。管芯熱阻降低可使管芯產生的熱量迅速地散發到管殼，抑制了管芯溫度的上升速度。因 此，COOLMOS可在正常柵極電壓驅動，在0.6VDSS電源電壓下承受10ΜS短路沖擊，時間間隔大于1S，1000次不損壞，使COOLMOS可像 IGBT一樣，在短路時得到有效的保護。

3.3關于內建橫向電場高壓FET發展現狀

繼INFINEON1988年推出COOLMOS后，2000年初ST推出500V類似于COOLMOS的內部結構，使500V，12A的MOSFET 可封裝在TO-220管殼內，導通電阻為0.35Ω，低于IRFP450的0.4Ω，電流額定值與IRFP450相近。IXYS也有使用COOLMOS技 術的MOSFET。IR公司也推出了SUPPER220，SUPPER247封裝的超級MOSFET，額定電流分別為35A，59A，導通電阻分別為 0.082Ω，0.045Ω，150℃時導通壓降約4.7V。從綜合指標看，這些MOSFET均優于常規MOSFET，并不是因為隨管芯面積增加，導通電 阻就成比例地下降，因此，可以認為，以上的MOSFET一定存在類似橫向電場的特殊結構，可以看到，設法降低高壓MOSFET的導通壓降已經成為現實，并 且必將推動高壓MOSFET的應用。

3.4 COOLMOS與IGBT的比較

600V、800V耐壓的 COOLMOS的高溫導通壓降分別約6V，7.5V，關斷損耗降低1/2，總損耗降低1/2以上，使總損耗為常規MOSFET的40%-50%。常規 600V耐壓MOSFET導通損耗占總損耗約75%，對應相同總損耗超高速IGBT的平衡點達160KHZ，其中開關損耗占約75%。由于COOLMOS 的總損耗降到常規MOSFET的40%-50%，對應的IGBT損耗平衡頻率將由160KHZ降到約40KHZ，增加了MOSFET在高壓中的應用。

從以上討論可見，新型高壓MOSFET使長期困擾高壓MOSFET的導通壓降高的問題得到解決；可簡化整機設計，如散熱器件體積可減少到原40%左右；驅動電路、緩沖電路簡化；具備抗雪崩擊穿能力和抗短路能力；簡化保護電路并使整機可靠性得以提高。

4.功率FET驅動電路

功率MOSFET是電壓型驅動器件，沒有少數載流子的存貯效應，輸入阻抗高，因而開關速度可以很高，驅動功率小，電路簡單。但功率MOSFET的極間電容較大，輸入電容CISS、輸出電容COSS和反饋電容CRSS與極間電容的關系可表述為：

功率MOSFET的柵極輸入端相當于一個容性網絡，它的工作速度與驅動源內阻抗有關。由于 CISS的存在，靜態時柵極驅動電流幾乎為零，但在開通和關斷動態過程中，仍需要一定的驅動電流。假定開關管飽和導通需要的柵極電壓值為VGS，開關管的 開通時間TON包括開通延遲時間TD和上升時間TR兩部分。

開關管關斷過程中，CISS通過ROFF放電，COSS由RL充電，COSS較大，VDS（T）上升較慢，隨著VDS(T)上升較慢，隨著VDS（T）的升高COSS迅速減小至接近于零時，VDS（T）再迅速上升。

根據以上對功率MOSFET特性的分析，其驅動通常要求：觸發脈沖要具有足夠快的上升和下降速度；②開通時以低電阻力柵極電容充電，關斷時為柵極提供低 電阻放電回路，以提高功率MOSFET的開關速度；③為了使功率MOSFET可靠觸發導通，觸發脈沖電壓應高于管子的開啟電壓，為了防止誤導通，在其截止 時應提供負的柵源電壓；④功率開關管開關時所需驅動電流為柵極電容的充放電電流，功率管極間電容越大，所需電流越大，即帶負載能力越大。

4.1幾種FET驅動電路介紹及分析
4.1.1不隔離的互補驅動電路

圖7（a）為常用的小功率驅動電路，簡單可靠成本低。適用于不要求隔離的小功率開關設備。圖7（b）所示驅動電路開關 速度很快，驅動能力強，為防止兩個MOSFET管直通，通常串接一個0.5～1Ω小電阻用于限流，該電路適用于不要求隔離的中功率開關設備。這兩種電路特 點是結構簡單。

功率MOSFET屬于電壓型控制器件，只要柵極和源極之間施加的電壓超過其閥值電壓就會導通。由于MOSFET存在結電容，關斷時其漏源兩端電壓的突然 上升將會通過結電容在柵源兩端產生干擾電壓。常用的互補驅動電路的關斷回路阻抗小，關斷速度較快，但它不能提供負壓，故抗干擾性較差。為了提高電路的抗干 擾性，可在此種驅動電路的基礎上增加一級有V1、V2、R組成的電路，產生一個負壓，電路原理圖如圖8所示。

當V1導通時，V2關斷，兩個MOSFET中的上管的柵、源極放電，下管的柵、源極充電，即上管關斷，下管導通，則被驅動的功率管關斷；反之V1關斷 時，V2導通，上管導通，下管關斷，使驅動的管子導通。因為上下兩個管子的柵、源極通過不同的回路充放電，包含有V2的回路，由于V2會不斷退出飽和直至 關斷，所以對于S1而言導通比關斷要慢，對于S2而言導通比關斷要快，所以兩管發熱程度也不完全一樣，S1比S2發熱嚴重。

該驅動電路的缺點是需要雙電源，且由于R的取值不能過大，否則會使V1深度飽和，影響關斷速度，所以R上會有一定的損耗。

4.1.2隔離的驅動電路

（1）正激式驅動電路

電路原理如圖9（a）所示，N3為去磁繞組，S2為所驅動的功率管。R2為防止功率管柵極、源極端電壓振蕩的一個阻尼電阻。因不要求漏感較小，且從速度方面考慮，一般R2較小，故在分析中忽略不計。

其等效電路圖如圖9（b）所示脈沖不要求的副邊并聯一電阻R1，它做為正激變換器的假負載，用于消除關斷期間輸出電壓發生振蕩而誤導通。同時它還可 以作為功率MOSFET關斷時的能量泄放回路。該驅動電路的導通速度主要與被驅動的S2柵極、源極等效輸入電容的大小、S1的驅動信號的速度以及S1所能 提供的電流大小有關。由仿真及分析可知，占空比D越小、R1越大、L越大，磁化電流越小，U1值越小，關斷速度越慢。該電路具有以下優點：

①電路結構簡單可靠，實現了隔離驅動。

②只需單電源即可提供導通時的正、關斷時負壓。

③占空比固定時，通過合理的參數設計，此驅動電路也具有較快的開關速度。

該電路存在的缺點：一是由于隔離變壓器副邊需要噎嗝假負載防振蕩，故電路損耗較大；二是當占空比變化時關斷速度變化較大。脈寬較窄時，由于是儲存的能量減少導致MOSFET柵極的關斷速度變慢。

（2）有隔離變壓器的互補驅動電路

如圖10所示，V1、V2為互補工作，電容C起隔離直流的作用，T1為高頻、高磁率的磁環或磁罐。

導通時隔離變壓器上的電壓為（1-D）Ui、關斷時為D Ui，若主功率管S可靠導通電壓為12V，而隔離變壓器原副邊匝比N1/N2為12/[（1-D）Ui]。為保證導通期間GS電壓穩定C值可稍取大些。該電路具有以下優點：

①電路結構簡單可靠，具有電氣隔離作用。當脈寬變化時，驅動的關斷能力不會隨著變化。

②該電路只需一個電源，即為單電源工作。隔直電容C的作用可以在關斷所驅動的管子時提供一個負壓，從而加速了功率管的關斷，且有較高的抗干擾能力。

但該電路存在的一個較大缺點是輸出電壓的幅值會隨著占空比的變化而變化。當D較小時，負向電壓小，該電路的抗干擾性變差，且正向電壓較高，應該注意使其 幅值不超過MOSFET柵極的允許電壓。當D大于0.5時驅動電壓正向電壓小于其負向電壓，此時應該注意使其負電壓值不超過MOAFET柵極允許電壓。所 以該電路比較適用于占空比固定或占空比變化范圍不大以及占空比小于0.5的場合。

（3）集成芯片UC3724/3725構成的驅動電路

電路構成如圖11所示。其中UC3724用來產生高頻載波信號，載波頻率由電容CT和電阻RT決定。一般載波頻率小于600kHz，4腳和6腳兩端產生 高頻調制波，經高頻小磁環變壓器隔離后送到UC3725芯片7、8兩腳經UC3725進行調制后得到驅動信號，UC3725內部有一肖特基整流橋同時將 7、8腳的高頻調制波整流成一直流電壓供驅動所需功率。一般來說載波頻率越高驅動延時越小，但太高抗干擾變差；隔離變壓器磁化電感越大磁化電流越 小，UC3724發熱越少，但太大使匝數增多導致寄生參數影響變大，同樣會使抗干擾能力降低。根據實驗數據得出：對于開關頻率小于100kHz的信號一般 ?。?00～500）kHz載波頻率較好，變壓器選用較高磁導如5K、7K等高頻環形磁芯，其原邊磁化電感小于約1毫亨左右為好。這種驅動電路僅適合于信 號頻率小于100kHz的場合，因信號頻率相對載波頻率太高的話，相對延時太多，且所需驅動功率增大，UC3724和UC3725芯片發熱溫升較高，故 100kHz以上開關頻率僅對較小極電容的MOSFET才可以。對于1kVA左右開關頻率小于100kHz的場合，它是一種良好的驅動電路。該電路具有以 下特點：單電源工作，控制信號與驅動實現隔離，結構簡單尺寸較小，尤其適用于占空比變化不確定或信號頻率也變化的場合。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助